پایان نامه
طراحی و ارزیابی یک درایور گیت نیم‌پل ایزوله مبتنی بر کاربید سیلیکون برای سامانه‌های قدرت خودروهای الکتریکی و هیبریدی

این پایان‌نامه به طراحی، توسعه و ارزیابی یک درایور گیت نیم‌پل ایزوله مبتنی بر کاربید سیلیکون (Silicon Carbide – SiC) برای کاربرد در خودروهای الکتریکی و هیبریدی می‌پردازد. هدف اصلی پژوهش، ارائه یک معماری ساده، کم‌هزینه و در عین حال با کارایی بالا است که بتواند در شرایط کاری سخت شامل ولتاژها و دماهای بالا عملکرد مناسبی داشته باشد. با توجه به رشد استفاده از نیمه‌هادی‌های باندگپ پهن (Wide Bandgap – WBG) به‌ویژه کاربید سیلیکون، نیاز به درایورهای گیتی که بتوانند این تجهیزات را با سرعت، دقت و ایمنی مناسب کنترل کنند، بیش از پیش احساس می‌شود. از این‌رو، در این پژوهش معماری‌های موجود بررسی شده و با حذف بخش‌های غیرضروری و بهینه‌سازی ساختار مدار، یک درایور گیت جدید با سطح اشغال تراشه کمتر و هزینه ساخت پایین‌تر طراحی شده است.

در این تحقیق، طراحی مدار با استفاده از نرم‌افزارهای Cadence و شبیه‌سازی SPICE (Simulation Program with Integrated Circuit Emphasis) انجام شده است. ساختار پیشنهادی شامل زیرمدارهای متعددی نظیر گیرنده کلیدزنی روشن/خاموش (On-Off Key Receiver)، منطق بدون هم‌پوشانی (Non-Overlapping Logic)، مبدل سطح ولتاژ (Level Shifter)، مولدهای ولتاژ شناور (Floating Voltage Rail Generator)، زنجیره اینورترها (Inverter Chain) و بافر خروجی (Output Buffer) است که هر یک به‌صورت مستقل طراحی، بهینه‌سازی و سپس در قالب یک سامانه یکپارچه ارزیابی شده‌اند. در طول فرآیند طراحی، مشکلاتی مانند جریان عبوری هم‌زمان (Shoot-Through Current)، وابستگی ولتاژ به شرایط تغذیه، تأخیر انتشار سیگنال، اضافه‌جهش و افت ولتاژ (Overshoot/Undershoot) مورد بررسی قرار گرفته و برای هر یک راهکارهای مناسبی ارائه شده است.

در ادامه، عملکرد مدار تحت شرایط مختلف شامل تغییرات دما، ولتاژ تغذیه، بارهای مقاومتی و خازنی و همچنین شرایط مختلف فرآیند ساخت مورد ارزیابی قرار گرفته است. نتایج شبیه‌سازی‌ها نشان می‌دهد که درایور پیشنهادی قادر است جریان خروجی پیک ۶ آمپر، تأخیر انتشار کمتر از ۱۰ نانوثانیه و جریان بی‌باری حدود ۲ میلی‌آمپر را فراهم کند. همچنین مدار در محدوده وسیعی از دماها و ولتاژهای کاری عملکرد پایداری از خود نشان داده و در بسیاری از شاخص‌های عملکردی با نمونه‌های تجاری موجود رقابت می‌کند. در پایان نیز محدودیت‌های طراحی، پیشنهادهایی برای بهبود نسل‌های بعدی درایور و مسیرهای توسعه آینده ارائه شده است.
“`html

“`

این پایان‌نامه با عنوان «A Basic Isolated Half-Bridge Silicon Carbide Gate Driver for Electric and Hybrid Electric Vehicles» بر طراحی، شبیه‌سازی و ارزیابی یک درایور گیت نیم‌پل ایزوله مبتنی بر فناوری کاربید سیلیکون (Silicon Carbide – SiC) برای خودروهای الکتریکی و هیبریدی تمرکز دارد. هدف اصلی پژوهش، ارائه یک معماری ساده، کم‌هزینه و در عین حال پرسرعت و قابل اعتماد است که بتواند نیازهای سیستم‌های الکترونیک قدرت خودروهای مدرن را برآورده کند. با گسترش استفاده از خودروهای برقی، مبدل‌های قدرت و اینورترها باید در ولتاژهای بالا، دماهای زیاد و فرکانس‌های کلیدزنی بالا کار کنند. در چنین شرایطی، نیمه‌هادی‌های مبتنی بر کاربید سیلیکون نسبت به سیلیکون معمولی مزایای قابل توجهی از جمله تحمل ولتاژ بالاتر، تلفات کمتر، سرعت سوئیچینگ بیشتر و راندمان بالاتر دارند. اما برای بهره‌برداری صحیح از این قطعات، وجود یک درایور گیت مناسب که بتواند آن‌ها را با دقت و سرعت کنترل کند، ضروری است.

نویسنده در ابتدای پایان‌نامه به معرفی فناوری نیمه‌هادی‌های باندگپ پهن (Wide Bandgap) و مزایای استفاده از کاربید سیلیکون در سامانه‌های قدرت می‌پردازد. توضیح داده می‌شود که اگرچه این فناوری هزینه ساخت بیشتری نسبت به فناوری سیلیکون دارد، اما مزایایی مانند کاهش تلفات، افزایش توان قابل تحمل، افزایش دمای کاری و کوچک‌تر شدن تجهیزات الکترونیک قدرت باعث شده است که به گزینه‌ای مناسب برای خودروهای الکتریکی تبدیل شود. همچنین بیان می‌شود که درایور گیت نقش بسیار مهمی در کنترل ترانزیستورهای توان دارد و باید علاوه بر تولید جریان راه‌انداز کافی، تأخیر بسیار کمی داشته باشد، از ایجاد جریان اتصال کوتاه بین ترانزیستورها جلوگیری کند و در عین حال فضای کمی از تراشه را اشغال نماید.

در ادامه، پژوهش به بررسی نمونه‌های موجود از درایورهای گیت مبتنی بر SiC می‌پردازد. چندین معماری طراحی‌شده توسط شرکت‌ها و پژوهشگران مختلف بررسی شده و مزایا و محدودیت‌های آن‌ها تحلیل می‌شود. بسیاری از نمونه‌های قبلی دارای امکانات جانبی مانند حفاظت حرارتی، حفاظت اضافه‌جریان، مدارهای Soft Start، مدارهای Miller Clamp و امکانات قابل برنامه‌ریزی هستند که اگرچه عملکرد مدار را بهبود می‌دهند، اما باعث افزایش سطح تراشه و هزینه ساخت می‌شوند. بنابراین نویسنده تصمیم می‌گیرد برای دستیابی به یک محصول اقتصادی‌تر، این قابلیت‌های جانبی را حذف کرده و تنها بخش‌های ضروری برای عملکرد صحیح درایور را طراحی کند. این رویکرد باعث کاهش قابل توجه پیچیدگی مدار و هزینه تولید می‌شود.

پس از بررسی کارهای گذشته، فرآیند انتخاب فناوری ساخت آغاز می‌شود. در این بخش، نویسنده چند فناوری مختلف ساخت تراشه را از نظر ولتاژ شکست، مقاومت روشن (On-Resistance)، چگالی جریان، سرعت سوئیچینگ و هزینه ساخت با یکدیگر مقایسه می‌کند. پس از انجام این بررسی‌ها، فناوری ساخت ۱۳۰ نانومتری انتخاب می‌شود؛ زیرا این فناوری تعادل مناسبی میان تحمل ولتاژ، سرعت عملکرد، جریان قابل تحمل و هزینه ساخت ایجاد می‌کند. همچنین انواع ترانزیستورهای مورد استفاده شامل ترانزیستورهای ولتاژ بالای LDMOS و ترانزیستورهای پنج ولتی NMOS و PMOS معرفی شده و علت استفاده از هر یک در قسمت‌های مختلف مدار توضیح داده می‌شود.

بخش اصلی پایان‌نامه به طراحی معماری کامل درایور گیت اختصاص دارد. معماری پیشنهادی از چندین زیرمدار تشکیل شده است که هر کدام وظیفه مشخصی بر عهده دارند. اولین بخش، گیرنده کلیدزنی روشن و خاموش (On-Off Key Receiver) است که سیگنال کنترل ارسال‌شده از طریق ترانسفورماتور ایزوله را دریافت کرده و آن را از حالت مدوله‌شده به سیگنال دیجیتال تبدیل می‌کند. استفاده از ایزولاسیون گالوانیکی (Galvanic Isolation) باعث می‌شود مدار کنترل از بخش قدرت جدا شود و ایمنی سیستم در برابر ولتاژهای بالا افزایش یابد. نویسنده برای ارزیابی این بخش، مدل فرستنده و گیرنده را در نرم‌افزار Cadence طراحی کرده و عملکرد آن را با استفاده از شبیه‌سازی SPICE بررسی می‌کند.

پس از دریافت سیگنال، اطلاعات وارد بخش منطق بدون هم‌پوشانی (Non-Overlapping Logic) می‌شود. این بخش یکی از مهم‌ترین قسمت‌های درایور است؛ زیرا وظیفه دارد زمان روشن و خاموش شدن ترانزیستورهای PMOS و NMOS را به گونه‌ای تنظیم کند که هرگز هر دو ترانزیستور به طور هم‌زمان روشن نباشند. روشن بودن هم‌زمان این دو ترانزیستور باعث ایجاد جریان اتصال کوتاه یا Shoot-Through Current شده و می‌تواند آسیب جدی به مدار وارد کند. نویسنده ابتدا مدارهای منطقی NAND، NOR و اینورتر را طراحی می‌کند اما پس از اتصال به سایر قسمت‌های مدار متوجه می‌شود که هنوز هم هم‌پوشانی زمانی وجود دارد. برای رفع این مشکل، چندین راهکار مختلف بررسی می‌شود. در نهایت با افزودن یک زنجیره کوچک اینورتر در مسیر کنترل NMOS، زمان روشن شدن آن اندکی به تأخیر افتاده و مشکل جریان Shoot-Through برطرف می‌شود.

مرحله بعد طراحی مبدل سطح ولتاژ (Level Shifter) است. از آنجا که بخش کنترل مدار با ولتاژ پنج ولت کار می‌کند اما ترانزیستورهای سمت بالا به ولتاژهای حدود ۲۵ تا ۳۰ ولت نیاز دارند، لازم است سطح ولتاژ سیگنال کنترل تغییر یابد. این بخش سیگنال پنج ولتی را به سیگنالی با دامنه مناسب برای کنترل ترانزیستورهای ولتاژ بالا تبدیل می‌کند. در ابتدا ساختار ساده‌ای مورد استفاده قرار می‌گیرد اما برای کاهش جریان نشتی و افزایش سرعت، تغییراتی در ساختار اعمال می‌شود. همچنین اندازه ترانزیستورها بهینه‌سازی می‌شود تا تأخیر انتشار تا حد امکان کاهش یابد.

یکی دیگر از بخش‌های مهم، طراحی مولدهای ولتاژ شناور (Floating Voltage Rail Generators) است. درایور دارای دو مولد ولتاژ است که یکی ولتاژ مرجع سمت بالا و دیگری ولتاژ مرجع سمت پایین را تولید می‌کند. این مولدها ولتاژهای مورد نیاز سایر بخش‌های مدار را فراهم می‌کنند. در هنگام طراحی مشخص می‌شود که خروجی این مولدها به ولتاژ تغذیه وابسته است و همچنین در هنگام تغییر وضعیت مدار، اضافه‌جهش (Overshoot) و افت ولتاژ (Undershoot) قابل توجهی ایجاد می‌شود. نویسنده با اصلاح نحوه بایاس ترانزیستورها و افزودن خازن‌های بای‌پس (Bypass Capacitors)، این نوسانات را تا حد زیادی کاهش داده و عملکرد پایدار مدار را تضمین می‌کند. اگرچه این اصلاحات باعث افزایش مختصر سطح تراشه می‌شوند، اما پایداری مدار را به شکل محسوسی بهبود می‌بخشند.

در ادامه، زنجیره اینورترها (Inverter Chain) طراحی می‌شود. وظیفه این بخش کاهش بار خازنی وارد بر مدارهای قبلی است تا نیازی به بزرگ شدن بیش از حد ترانزیستورهای بخش‌های کنترلی نباشد. نویسنده با استفاده از روابط مربوط به Fan-Out و ظرفیت خازنی، تعداد مراحل اینورتر و نسبت اندازه ترانزیستورها را محاسبه کرده و با انجام شبیه‌سازی‌های مختلف، مناسب‌ترین ابعاد را انتخاب می‌کند. این کار موجب می‌شود تأخیر انتشار سیگنال در حدود ۱٫۵ نانوثانیه باقی بماند که مقدار مناسبی برای این کاربرد محسوب می‌شود.

پس از آن، بافر خروجی (Output Buffer) طراحی می‌شود. این قسمت مستقیماً مسئول تأمین جریان لازم برای راه‌اندازی ترانزیستورهای قدرت است. بر اساس اهداف پروژه، این بخش باید بتواند جریان پیک حدود ۶ آمپر را تأمین یا جذب کند. اندازه ترانزیستورهای خروجی با توجه به مقاومت روشن و جریان اشباع آن‌ها انتخاب شده تا علاوه بر تأمین جریان بالا، مقاومت خروجی نیز پایین باقی بماند.

پس از تکمیل طراحی تمامی زیرمدارها، مرحله یکپارچه‌سازی و اعتبارسنجی آغاز می‌شود. کل سامانه در محیط Cadence و SPICE تحت شرایط مختلف مورد آزمایش قرار می‌گیرد. آزمون‌ها شامل تغییر دمای محیط از ۴۰- تا ۱۲۵ درجه سانتی‌گراد، تغییر ولتاژ تغذیه بین صفر تا ۳۰ ولت، بررسی سه نوع بار مختلف شامل بار مقاومتی، بار جریان‌گیر و بار کاملاً خازنی و همچنین بررسی شرایط مختلف فرآیند ساخت است. شاخص‌هایی مانند جریان خروجی، تأخیر انتشار، زمان‌های صعود و نزول سیگنال و جریان بی‌باری اندازه‌گیری می‌شوند. نتایج نشان می‌دهد مدار در تمامی این شرایط عملکرد قابل قبولی دارد.

یکی از مهم‌ترین دستاوردهای پروژه، دستیابی به جریان خروجی پیک حدود ۶ آمپر، تأخیر انتشار کمتر از ۱۰ نانوثانیه، زمان‌های صعود و نزول کمتر از ۲۰ نانوثانیه و جریان بی‌باری حدود ۲ میلی‌آمپر است. این نتایج نشان می‌دهد درایور طراحی‌شده در بسیاری از شاخص‌ها از برخی نمونه‌های تجاری عملکرد بهتری دارد. همچنین مقاومت خروجی پایین و عملکرد مناسب در بازه وسیع دمایی، آن را برای کاربردهای خودروهای الکتریکی مناسب می‌کند.

در بخش بحث و بررسی، عملکرد مدار با محصولات تجاری شرکت‌هایی مانند Analog Devices، Texas Instruments و Silicon Labs مقایسه می‌شود. نتایج نشان می‌دهد که اگرچه مدار پیشنهادی برخی قابلیت‌های جانبی محصولات تجاری را ندارد، اما از نظر سرعت، جریان خروجی و مقاومت خروجی عملکرد بسیار مطلوبی ارائه می‌دهد. در مقابل، جریان بی‌باری آن کمی بیشتر است که نویسنده این موضوع را نتیجه انتخاب معماری ساده‌تر و سریع‌تر می‌داند.

در پایان، مسیرهای توسعه آینده معرفی می‌شود. نویسنده پیشنهاد می‌کند که در نسخه‌های بعدی می‌توان مدارهای مرجع ولتاژ، مدار تولید جریان بایاس، حفاظت در برابر افت ولتاژ (Under Voltage Lockout)، حفاظت حرارتی، آزمون‌های ESD و بررسی نسبت حذف نویز مد مشترک (Common Mode Rejection Ratio) را نیز به سامانه اضافه کرد. همچنین استفاده از فناوری‌های ساخت جدیدتر و بهینه‌سازی بیشتر زنجیره اینورترها و مولدهای ولتاژ شناور می‌تواند عملکرد مدار را بیش از پیش بهبود دهد.

در مجموع، این پایان‌نامه یک طراحی کامل و عملی از یک درایور گیت نیم‌پل ایزوله مبتنی بر کاربید سیلیکون ارائه می‌دهد که با تمرکز بر سادگی، کاهش هزینه ساخت و افزایش کارایی توسعه یافته است. نویسنده با طراحی مرحله‌به‌مرحله زیرمدارها، تحلیل مشکلات عملی، انجام شبیه‌سازی‌های گسترده و مقایسه نتایج با محصولات موجود نشان داده است که می‌توان با حذف بخش‌های غیرضروری و بهینه‌سازی معماری، درایوری با عملکرد بالا، ابعاد کوچک و قابلیت استفاده در سامانه‌های الکترونیک قدرت خودروهای الکتریکی و هیبریدی طراحی کرد. این پژوهش می‌تواند مبنای مناسبی برای توسعه نسل‌های آینده درایورهای گیت مبتنی بر فناوری SiC و سایر نیمه‌هادی‌های باندگپ پهن باشد.